难题网

解决难题
造福人类
主页 > 其他 > 最新科技资讯 > 正文

微电子的纳米时代

  20世纪电子学中最具魅力的革命性的发展是集成电路,其奠定了现代信息 社会发展的基础。1948年晶体管发明、1958年集成电路的诞生都是集成电路发 展史上具有里程碑意义的重大科技成果。纵观20世纪微技术的发展,经历了 5 个重要阶段$ 20世纪初的机械,40年代的电机,50年代的电真空器件,60年 代的晶体管,90年代开始至今的集成电路。集成电路的发展是以平面印刷的微 细加工技术为基础,其依赖的基本器件是金属氧化物半导体场效应晶体管 (MOSFET),如图1所示。
图1 MOSFET的结构原理图
 
  在数字集成电路中,MOSFET是一个开关,利用晶体管的导通和截止作为信 息单元1和0。在MOSFET中,源和漏是开关的两端,栅的控制信号通过薄的栅 氧化层改变沟道中的电场,由栅来控制沟道的开与关。存在两种类型的MOSFET: NMOS和PMOS,其差别在于沟道的导电载流子不同,NMOS是电子,PMOS是 空穴,因此,开关的开启电压存在极性差别。集成电路发展的初期,一个芯片上 仅集成几百个晶体管。1965年,M00re'1(历史性地观察发现一个规律:市场的需求 (同时也是半导体工业的反应)在每一年半到两年的时间内,芯片的功能翻一番, 并在1975年确定为集成电路中的晶体管数量每两年增加一倍,这就是集成电路发 展中的“摩尔定律”。集成电路遵循按比例缩小的规律发展,不断缩小其特征尺寸 (如图2所示),进人了微米尺度,即微电子发展阶段。1965年Moore预计集成电 路发展规律时,集成电路芯片上只有几百个晶体管,经过四十多年的发展,目前, 集成电路芯片上已集成了上亿个晶体管,其按比例缩小发展的内在规律使得晶体 管的速度更快、功耗更小。根据电流连续性方程和电荷的泊松方程可以推出沟道电流一级近似的公式ID@^P(VC;一W")2。当晶体管尺寸减小,氧化层厚度减小,Cox增大,可提高沟道电流I?。同时,沟道的长度L也减少时,会减少 沟道的电阻,这些因素都使得沟道电流增大。尺寸减小的同时,引线和栅的电容 也降低。电流的增加、电容的减小使得晶体管的开关速度加快。由于晶体管的尺 寸下降,VGS(栅源电压)和心(导通晶体管的阈值电压)也下降,导致功耗下降。因 此,按比例缩小的规律的关键是不断缩短源漏间的沟道长度,缩短载流子的输运 路程,提高晶体管开关速度。同时,可大大提高芯片的集成度,降低单个晶体管 的成本;但为了克服MOSFET的短沟道效应,增强栅电压对沟道中的载流子控 制,在沟道长度缩小的同时,晶体管的沟道厚度、Si02绝缘层的厚度和电极上的 电压必须等比例缩小。同时,沟道中的掺杂浓度和电荷密度要等比例提高。在宏 观物理范畴中,即集成电路的特征尺寸大于等于0.13pm之前,等比例缩小规律对 性能提高有很大益处。微电子发展到20世纪末仍处在宏观物理学范畴内,人们可 尽享集成电路按比例尺寸缩小发展所带来的好处。但进入21世纪后,当微电子的 特征尺寸缩小到纳米尺度,进入介观物理学范畴时,按比例缩小发展规律遇到了 新的挑战。
图2集成电路特征尺寸示意图3
  1993年,在集成电路进入超大规模集成电路(VLSI)时,有微电子专家5曾 定义,纳米电子学是VLSI中集成元素的特征尺寸小于0.1pm。进入21世纪后, 微电子的特征尺寸在2004年进入了 90nm节点,标志着微电子进入了纳米时代, 这个尺度和半导体中电子的德布罗意波长相当。在固体电子学中,半导体中的 电子也具有波粒二相性,其波动性表现为:电子的空间位置分布在动量空间中 遵循概率波波函数规律,其波长为10〇nm尺度,在这个尺度中,电子的量子效 应将起重要作用。
  按照ITRS 2009年的预计>,微电子进入纳米时代后,按比例尺寸缩小的 规律继续发展,2007年达到65nm,2010年达到55nm,2013年达到32nm, 2016年达到22nm,2019年达到16nm,2022年达到llnm,2025年达到9nm, 发展趋势是逐步走向MOSFET的理论极限,即从介观物理范畴到微观物理范 畴。当集成电路特征尺寸低于32nm后,晶体管有效栅长将低于15nm,图3给 出了平面MOSFET在有效栅长低于15nm的结构原理图有效栅长低于 15nm之后,微电子将面临一系列科学难题。
图3 32nm平面MOSFET尺寸缩小的挑战[5]
  栅的漏电增加,晶体管的静态功耗增加。当有效栅长低于15nm后,栅控 制沟道电流的隔离层——栅氮氧化层厚度已减至15人"以下。量子力学隧道效应 将显著增加栅的漏电流,这将增加晶体管的关态功耗。同时,短沟道效应要求增 加沟道中的掺杂浓度,这将使得沟道中载流子的迁移率下降,影响驱动电流。
  短沟道效应影响扩大。由于沟道偏短,源区和漏区的内建电势渗透到 沟道深处,将会导致栅电极丧失控制沟道电势的能力。同时,在晶体管关断时, 由于源漏之间的量子力学隧穿效应产生亚阈值漏电流,导致关态电流增加,增 加静态功耗。
  提高驱动电流,要求不断提高载流子的迁移率。在CMOS特征尺寸进 入65nm后,采用应力工程的新工艺来提高载流子迁移率,55nm、32nm及 22nm均不断发展新的应力工程器件。N沟道MOSFET采用覆盖介质膜对沟道
   中硅晶体产生应力,载流子迁移提高20%。P沟道MOSFET采用嵌入SiGe合 金到源漏区对沟道硅晶体产生应力,载流子迁移率提高30%。22nm后,要采用 迁移率更高的SiGe和# - $族半导体新材料。
   低维晶体管的电场控制。当有效栅长进入亚纳米范围(小于10nm)时, 沟道的厚度大大减薄,体硅MOS的沟道变成薄膜SOIFET。为了加强对薄膜 SOIFET沟道中电子的静电控制(如图5所示),未来晶体管结构将从三维(体硅 FET)向二维(薄膜SOIFET)发展,进而发展到一维(纳线基FET)8。在低维 FET中,由于量子力学的原因,载流子的输出机理以弹道输运为主,为增强其 输运速度,采用双重栅或环栅的新结构。
  图5纳米尺度MOSFET从三维到二维及到一维的发展8
  “后CMOS”发展阶段中新器件的选择。当集成电路的特征尺寸进入亚 纳米,C.OS栅长只有几纳米,介质层厚度只有几个原子层时,也就进入“后 CMOS”发展阶段。有很多新的器件在发展研究,但目前都不成熟,谁将成为集 成电路的主流器件尚不清楚。
  微电子进入纳米时代后,发展趋势有两条科学路线$其一是继续按从上到 下的方法,以CMOS技术为基础,不断改变栅结构,改变沟道材料,增强控制 电子的能力;其二是从下到上的新思路,采用新的器件结构,走自组装的发展 方法。图5给出未来近十年第一种方法的发展示意图。
  为了解决栅漏电问题,采用叠层栅的结构,用高〇介质代替SiON,可减少 栅的漏电,也可使等效氧化层厚度继续按比例缩小。用金属栅代替多晶硅栅,
图5等比例缩小工艺技术发展的趋势
  限制多晶桂耗尽,解决多晶桂在高O介质上的钉扎冋题,同时能屏蔽软光学 声子效应。为了加强对沟道载流子的电场控制,从三维体MOS走向二维全耗尽 SOIMOS,走多重栅的一维控制。提高沟道载流子迁移率的方法目前主要是应力 工程,已经经历了三代的应力工程,可延伸到22nm。到2016年,可能选用电 子和空穴迁移率比硅更高的锗薄层来代替应力硅。到2019年,可能选用更高迁 移率的族化合物半导体,如InAs、InGaAs代替锗的沟道。选择新的材料 将有栅叠层、钝化层、硅上异质薄层生长等新的问题解决。
  在从上而下方法的发展中,从系统设计的角度走功能多元化异构集成的方 法,以提高系统整体的性能,即所谓“m〇# than M〇〇#”,如图6所示。对非数 字功能的芯片(RF、功率控制、无源元件、传感器、生物器件等&在系统水平 上集成于封装(SIP)或芯片(SOC)。
  从下向上发展的方法的新器件是微电子纳米时代中最活跃的前沿研究领域。 科学家们从碳基纳电子新材料,单个电子、单个原子、单个分子,量子点中电 子的自旋态,纳电子机械等新的视角,不断探索“后CMOS”时代的科学奥秘。 科学家按与MOSFET关联度和非相关性把新的器件分成三类:MOSFET沟道 材料的延伸,电荷基CMOS器件的延伸,以及非FET、非电荷基的“后 CMOS”器件。图9是改变沟道材料延伸CMOS的示意图。在第一类器件中, 有纳线FET、碳纳米管FET和石墨烯纳带FET。
纳线FET用半导体纳线代替平面MOSFET的沟道,纳线的直径仅有5nm,可由硅、锗、族化合物、族化合物等多种半导体制成。纳线 具有量子限制的性质,一维电导,可以减少短沟道效应和其他尺寸效应。现已 有12MHz工作的纳线CMOS逻辑门的报道。
摩尔定律与超越
图9改变沟道材料的方法延伸发展CMOS[3]
  碳纳米管FET用碳纳米管代替平面MOSFET沟道,单壁碳纳米管直径在7〜2nm之间,其载流子具有高的迁移率,通过三维栅控可达到最小的亚阈值 斜率。目前,碳纳米管FET的/!达到4GHz,比32nmCMOS的开关速度快近50倍。
  石墨烯纳带FET用石墨烯薄膜代替平面MOSFET的沟道,其厚度为几个 原子层,纳带宽度小于5nm,比碳纳米管更易光刻成形,迁移率更高,可达 10000cm2/(V+s)。石墨烯纳带FET是2004年刚诞生的新器件,正在快速发展, 2009年报道其/T达50GHz。
  电荷基CMOS新扩展器件的功能与场效应器件不同,其包括利用带间隧穿 效应的隧穿FET#利用冲击离化效应的I-MOS、利用磁阻效应的自旋FET#利 用量子点中单电子库仑阻塞效应的单电子器件、利用纳电子机械低功耗效应的 NEMS开关。基于铁电电容的负栅电容FET如图8所示,用铁电介质代替 MOSFET叠层栅的介质,可建立一个微型电压变压器,放大栅的电压,导致更 低的亚阈值斜率、电压及功耗。
 
图8 “后CMOS*新器件材料与界面
  非场效应器件、非电荷基的新器件提供高性能计算,但不采用传统的冯+ 诺依曼计算结构,其包括铁磁逻辑器件的共自旋器件、利用铁磁线中磁畴壁 在不同磁化方向的传播机理形成的运动磁畴器件、利用MIM电化学开关机理 的原子开关、利用分子接触、分子密度功能理论和分子开关等原理形成的分非电荷态 单个或者结合 自旋态自旋器件子开关器件、利用双层石墨烯构成的双层赝自旋场效应晶体管(其层间小电压 能产生大的隧穿电导&
  众多的“后CMOS”器件如天上的繁星闪烁着,每颗星都给科学家们打开 探索之门,但哪颗星能产生,以地球上原料最充足的硅和延续了五十多年仍充 满活力的CMOS这样的效果,成为“后CMOS”集成电路的主流器件,我们等待着。
参考文献
(15) MooreGE. Crammingmore components into integrated circuits. Electronics,1965,38(8).
(16) Jaeger R C. Microelectronic Circuit Design. Boston:WCB/McGraw-Hill, 1997.
(17) Allan A. ITRS roadmap. 2009 ITRS Conf. ,2009.
(18) Bogomolov B K. Nanoelectronics and nanotechnology-basis of information of a society. International Forumon Strategic Technologies,2008:264 — 265.
(19) Kuhn K J. CMOS scaling beyond 32nm: Challenges and opportunities. Design Automation
Conference, 2009 :310 —313.
(20) Yu B. Nanoelectronis: Towards end of scaling beyond. Solid-State and Integrated Circuit
Technology Conference, 2006 :19 —22.
撰稿人:赵正平
中国电子科技集团公司
分享:

评论